Memória RAM: o espaço de trabalho volátil do computador

Existe um componente no computador que determina, em grande medida, a fluidez com que podemos trabalhar. Não se vê, não se toca e raramente recebe a atenção que merece até que o sistema comece a ficar lento ou uma aplicação feche inesperadamente. Essa peça é a memória RAM.

A RAM (Random Access Memory) é o espaço de trabalho temporário onde o processador guarda os dados e as instruções que está a utilizar num determinado momento. Ao contrário do armazenamento permanente, como um disco rígido ou uma unidade SSD, a RAM é volátil: o seu conteúdo perde-se quando o computador é desligado. Essa volatilidade não é um defeito, mas uma característica que a torna extremamente rápida. O processador pode ler e escrever na RAM em nanossegundos, enquanto aceder ao armazenamento permanente implica latências centenas de vezes maiores.

Sem RAM, o processador teria de procurar cada dado diretamente no disco, o que tornaria qualquer operação, desde abrir um navegador até compilar código, insuportavelmente lenta. A RAM é a ponte entre a velocidade do processador e a lentidão do armazenamento. É, em essência, a secretária de trabalho do computador.

Este artigo examina a memória RAM desde as suas origens até às inovações mais recentes. Começaremos com o Tubo Williams, utilizado no computador experimental Manchester Baby em 1948, para depois examinar os componentes internos de um módulo de RAM moderno. De seguida, exploraremos a evolução das gerações de RAM, as inovações mais recentes e como um módulo consegue gerir informação volátil. Finalmente, apresentaremos uma tabela comparativa e uma sondagem para que os leitores escolham a geração de RAM mais emblemática.

1. A origem: o Tubo Williams e a Manchester Baby (1948)

Antes de existirem os chips de silício, os computadores armazenavam informação de formas que hoje parecem engenhosas mas frágeis. Uma das primeiras memórias de acesso aleatório foi o Tubo Williams, também conhecido como Tubo Williams-Kilburn, desenvolvido por Frederic Calland Williams e Tom Kilburn na Universidade de Manchester no final dos anos 40.

O princípio de funcionamento era tão simples quanto brilhante. O Tubo Williams era um tubo de raios catódicos (CRT) modificado. Um feixe de eletrões era disparado contra um ecrã fosforescente no interior do tubo. Os pontos onde o feixe impactava ficavam carregados eletricamente, funcionando como minúsculos condensadores. Um ponto carregado representava um 1 binário; um ponto sem carga representava um 0. A informação era lida detetando a presença ou ausência dessa carga através de uma placa metálica no exterior do tubo (Dunn, 2026; IEEE, 2021).

O computador Manchester Baby (Small-Scale Experimental Machine, SSEM) foi construído especificamente para testar o Tubo Williams. A 21 de junho de 1948, a Baby tornou-se no primeiro computador a executar um programa armazenado numa memória eletrónica de acesso aleatório e leitura-escrita (IEEE, 2021). O programa era simples, um cálculo de teste, mas demonstrou que a memória de tubo podia funcionar. A Baby tinha uma memória de apenas 32 palavras de 32 bits cada, mas foi o ponto de partida de uma revolução.

O Tubo Williams tinha limitações severas. Era volátil, precisava de ser refrescado constantemente e era propenso a erros devido à acumulação de carga no ecrã. Mas demonstrou que a memória de acesso aleatório era possível, e abriu caminho para as tecnologias que viriam depois.

2. Anatomia de um módulo de RAM moderno

Um módulo de RAM moderno, como os que se inserem nas ranhuras DIMM de uma placa-mãe, é uma peça de engenharia surpreendentemente complexa. À primeira vista, parece uma simples placa com chips negros. Mas dentro dessa placa há vários componentes que trabalham em conjunto para que o processador possa ler e escrever dados a velocidades de milhares de milhões de operações por segundo.

2.1. Os chips de memória DRAM

O coração de um módulo de RAM são os chips de memória DRAM (Dynamic Random Access Memory). Cada chip contém milhões de células de memória, e cada célula é formada por um transístor e um condensador. O transístor atua como um interruptor que permite ou bloqueia o acesso ao condensador, e o condensador armazena uma carga elétrica que representa um bit: carregado para um 1, descarregado para um 0 (Dunn, 2026).

A palavra "dinâmica" deve-se ao facto de o condensador perder a sua carga com o tempo. Para evitar a perda de dados, a DRAM deve ser refrescada periodicamente. O refresco consiste em ler cada célula e voltar a escrever o mesmo valor, restaurando a carga do condensador. Este processo é realizado a cada poucos milissegundos e é gerido automaticamente pelo controlador de memória.

2.2. O chip SPD (Serial Presence Detect)

O SPD é um pequeno chip de memória EEPROM (memória de apenas leitura programável e apagável eletricamente) que armazena informação sobre o módulo: a sua capacidade, velocidade, latências, voltagem e timings. Quando o computador arranca, o sistema lê o SPD para configurar automaticamente os parâmetros da memória sem necessidade de intervenção manual (Kingston, 2026).

2.3. O PMIC (Power Management Integrated Circuit)

Nos módulos DDR5, o PMIC é um componente novo e crucial. Encarrega-se de regular a voltagem que cada componente do módulo recebe: os chips DRAM, o registo (em módulos RDIMM), o SPD e o próprio PMIC. Antes do DDR5, a regulação de voltagem era realizada na placa-mãe; com o DDR5, passou para o módulo para melhorar a eficiência e reduzir o ruído elétrico (Kingston, 2026).

2.4. O CKD (Client Clock Driver) em CUDIMM

Os módulos CUDIMM (Clocked Unbuffered DIMM) incorporam um Client Clock Driver (CKD), um chip que regenera o sinal de relógio dentro do módulo. Isto melhora a integridade do sinal a altas velocidades, permitindo que os módulos DDR5 alcancem frequências mais altas de forma estável (ATP Inc., 2026).

2.5. O PCB e os contactos

O PCB (Printed Circuit Board) é a base física do módulo. Contém as pistas de cobre que ligam os chips DRAM aos contactos dourados na extremidade inferior, que se inserem na ranhura DIMM da placa-mãe. O design do PCB é crítico para a integridade do sinal, especialmente nas gerações mais rápidas de DDR5.

Diagrama de um módulo de RAM DDR5

flowchart TD
    subgraph Modulo["Módulo DDR5"]
        SPD["Chip SPD\n(EEPROM)"]
        PMIC["PMIC\n(Regulação de voltagem)"]
        CKD["CKD\n(Regeneração de relógio)"]
        
        subgraph Chips["Chips DRAM"]
            C1["DRAM 1"]
            C2["DRAM 2"]
            C3["DRAM 3"]
            C4["DRAM 4"]
        end
        
        PCB["PCB\n(Pistas de cobre e contactos)"]
    end
    
    SPD -->|"Configuração"| PMIC
    PMIC -->|"Voltagem regulada"| Chips
    CKD -->|"Relógio regenerado"| Chips
    Chips --> PCB
    
    style Modulo fill:#e3f2fd,stroke:#1565c0
    style Chips fill:#e8f5e9,stroke:#2e7d32
    style PMIC fill:#fff3e0,stroke:#ef6c00

3. Evolução das gerações de RAM

A evolução da RAM tem sido uma corrida constante para aumentar a velocidade, reduzir o consumo e melhorar a eficiência. Desde o Intel 1103 até ao DDR5, cada geração trouxe melhorias significativas.

3.1. Intel 1103 (1970): a primeira DRAM comercial

O Intel 1103, lançado em outubro de 1970, foi o primeiro chip de DRAM comercialmente disponível. Tinha uma capacidade de 1 kilobit (1.024 bits) e utilizava uma célula de memória de três transístores e um condensador (3T1C). O seu tempo de ciclo era de 580 ns e o seu tempo de acesso de 300 ns. Embora as suas primeiras produções tivessem baixos rendimentos, no final de 1971 tinha-se tornado no dispositivo semicondutor mais vendido do mundo (Intel, 1970; Nature Electronics, 2018).

3.2. SDRAM (1993): a memória síncrona

A SDRAM (Synchronous Dynamic RAM) sincronizou a memória com o relógio do sistema, permitindo que as operações de leitura e escrita fossem coordenadas com o processador. O padrão inicial foi PC66, com uma frequência de relógio de 66 MHz e uma largura de banda de 533 MB/s. Posteriormente chegaram PC100 e PC133, com 800 MB/s e 1.067 MB/s respetivamente (e-Words, 2026).

3.3. DDR SDRAM (2000): dupla velocidade de dados

A DDR SDRAM (Double Data Rate) duplicou a velocidade de transferência ao realizar duas transferências por ciclo de relógio, uma no flanco ascendente e outra no descendente. O padrão inicial foi PC1600, com uma largura de banda de 1.6 GB/s. Seguiram-se PC2100 (2.1 GB/s) e gerações posteriores: DDR2, DDR3 e DDR4, cada uma com voltagens menores e velocidades maiores (EE Times, 1999).

3.4. DDR5 e além (2021 - presente)

O DDR5 introduziu mudanças arquitetónicas significativas: dois subcanais de 32 bits por módulo, PMIC integrado, e voltagem reduzida para 1.1V. As velocidades alcançam os 6.400 MT/s em configurações padrão, e os módulos entusiastas ultrapassam os 8.000 MT/s. Em 2026, as inovações centram-se em CUDIMM (com CKD para melhorar a integridade do sinal) e MRDIMM (Multiplexed Rank DIMM), que duplica a largura de banda por canal ao executar dois ranks simultaneamente, alcançando 8.800 MT/s e 70.4 GB/s por canal na sua primeira geração (ATP Inc., 2026; JEDEC, 2026).

Tabela comparativa de gerações de RAM

4. Como se gere a informação volátil?

A RAM é volátil porque cada célula de memória é, em essência, um condensador que se descarrega com o tempo. Para que a informação não se perca, a DRAM deve ser refrescada constantemente.

4.1. O ciclo de refresco

O refresco consiste em ler o valor de cada célula e voltar a escrever o mesmo valor, restaurando a carga do condensador. Este processo é realizado a cada 64 milissegundos (tipicamente) para todas as linhas de memória. O controlador de memória gera os sinais necessários para o refresco de forma automática, sem intervenção do processador (Dunn, 2026).

flowchart LR
    A["Célula DRAM\n(condensador carregado)"] --> B["Perda gradual\nde carga"]
    B --> C["Risco de perda\nde dados"]
    C --> D["Refresco\n(leitura + reescrita)"]
    D --> E["Carga restaurada"]
    E --> A
    
    style D fill:#fff3e0,stroke:#ef6c00

4.2. Modos de refresco

Existem dois modos principais de refresco:

• Auto-refresh: o controlador de memória envia comandos de refresco periódicos ao módulo. É o modo utilizado durante a operação normal.
• Self-refresh: o próprio módulo gera os refrescos de forma autónoma, permitindo que o controlador de memória entre num estado de baixo consumo. É utilizado em modos de suspensão e poupança de energia (Dunn, 2026).

4.3. A organização dos dados

Além do refresco, a RAM organiza os dados em bancos, linhas e colunas. Quando o processador solicita um dado, o controlador de memória ativa a linha correspondente (que é carregada num buffer de linha), e depois seleciona a coluna. Este acesso sequencial dentro da mesma linha é muito mais rápido do que aceder a linhas diferentes, o que explica porque o desempenho da RAM depende de padrões de acesso localizados.

5. A maior invenção em RAM: CUDIMM e MRDIMM

Se há uma inovação que está a marcar a diferença na RAM de 2026, é a combinação de CUDIMM e MRDIMM.

5.1. CUDIMM: o relógio regenerado

Os módulos CUDIMM (Clocked Unbuffered DIMM) incorporam um Client Clock Driver (CKD) que regenera o sinal de relógio dentro do módulo. Nas gerações anteriores, o sinal de relógio viajava desde a placa-mãe até ao módulo, e a altas frequências degradava-se. Com o CKD, o sinal é regenerado localmente, melhorando a integridade e permitindo velocidades mais altas de forma estável. Isto é especialmente importante para os módulos DDR5 que ultrapassam os 6.400 MT/s (ATP Inc., 2026).

5.2. MRDIMM: o dobro da largura de banda

Os MRDIMM (Multiplexed Rank DIMM) vão um passo mais além. Em vez de executar um único rank de cada vez, o MRDIMM multiplexa dois ranks, duplicando a largura de banda por canal. Um MRDIMM Gen1 a 8.800 MT/s entrega aproximadamente 70.4 GB/s por canal, contra os 51.2 GB/s de um RDIMM DDR5-6400. Esta tecnologia é dirigida a servidores de IA e HPC, onde a largura de banda de memória é um gargalo crítico (ATP Inc., 2026; JEDEC, 2026).

flowchart TD
    subgraph CUDIMM["CUDIMM"]
        MB1["Placa-mãe"] -->|"Relógio"| CKD1["CKD"]
        CKD1 -->|"Relógio regenerado"| DRAM1["DRAM"]
    end
    
    subgraph MRDIMM["MRDIMM"]
        MB2["Placa-mãe"] -->|"Comandos"| MUX["Multiplexador"]
        MUX -->|"Rank 0"| R0["Rank 0"]
        MUX -->|"Rank 1"| R1["Rank 1"]
        R0 -->|"Dados"| BUS["Barramento de dados"]
        R1 -->|"Dados"| BUS
    end
    
    style CKD1 fill:#e8f5e9,stroke:#2e7d32
    style MUX fill:#fff3e0,stroke:#ef6c00

6. Sondagem: qual é a geração de RAM mais emblemática?

Ao longo da história, cada geração de RAM marcou um marco. Desde o Intel 1103, que demonstrou que a DRAM era viável, até aos módulos entusiastas da Corsair e da G.Skill que definiram o overclocking moderno.

7. Conclusão

A memória RAM percorreu um longo caminho desde o Tubo Williams de 1948. O que começou como um tubo de raios catódicos com 32 palavras de memória transformou-se em módulos de dezenas de gigabytes que operam a velocidades de dezenas de milhares de megabytes por segundo. A RAM é, sem dúvida, um dos componentes mais críticos do computador moderno. Determina a fluidez do sistema, a capacidade de executar aplicações exigentes e a velocidade com que o processador pode aceder aos dados.

As inovações de 2026, como CUDIMM e MRDIMM, demonstram que a evolução da RAM não parou. A procura de largura de banda para aplicações de IA e HPC está a impulsionar o desenvolvimento de tecnologias que há uma década pareciam impossíveis. E no centro de tudo, continua a estar o mesmo princípio fundamental: armazenar bits em condensadores microscópicos e refrescá-los milhares de vezes por segundo para que a informação não se perca.

8. Referências

ATP Inc. (2026, July 28). Understanding RAM and DRAM computer memory types. https://www.atpinc.com

Dunn, K. (2026). The remote island where hackers prepare to defend us from an invisible war. BBC Future. https://www.bbc.com/mundo/articles/cj4jqnd0vnro

EE Times. (1999, August 31). Hyundai samples 128-Mbit DDR SDRAM. https://www.eetimes.com

e-Words. (2026). SDRAM (Synchronous DRAM) definition. https://e-words.jp

IEEE. (2021, October 29). Milestones: The Manchester University 'Baby' computer. IEEE ETHW. https://ieeemilestones.ethw.org

Intel. (1970). Intel 1103 1K-bit dynamic random access memory [Product specification]. Intel Corporation.

JEDEC. (2026). DDR5 MRDIMM Gen 2 standard. JEDEC Solid State Technology Association.

Kingston Technology. (2026). DDR5 memory module components: PMIC, SPD, and CKD. https://www.kingston.com

Nature Electronics. (2018, June 13). Memory lane. Nature Electronics, 1(6), 323. https://doi.org/10.1038/s41928-018-0089-4